# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-245167

(43) Date of publication of

26.10.1987

application:

(51)Int.Cl.

G01R 31/28

(21)Application

61-087492

(71)

**ANRITSU CORP** 

number:

Applicant:

(22)Date of filing:

16.04.1986


(72)Inventor: SAITO SUMIO

## (54) PULSE OUTPUT APPARATUS

### (57) Abstract:

PURPOSE: To render an output pulse signal and an offset voltage variable over a wide frequency band by using a source grounded logic circuit, such as an FET or the like, as a fundamental circuit for performing a switching operation.

CONSTITUTION: In a source grounded logic circuit 21, an FET 21a having no majority carrier storage effect when saturated is used as a switching element. Offset control means 24, responsive to an offset control signal inputted from outside, determines the drain voltage of the circuit 21 to control an offset voltage. Amplitude control means 26 adds an amplitude control signal inputted from outside and the offset control signals. The means 26, using a resulted addition output signal, defines the source voltage of the circuit 21 and makes its output amplitude variable. Tracking means 23, receiving the addition output signal, always sets the gate bias of the circuit 21 to an optimum value. Thus, the FET can be surely operated in a stable condition while keeping the voltage between a gate and a source constant regardless of an input signal.



#### 19 日本国特許庁(JP)

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭62-245167

⑤Int Cl.¹

識別記号

庁内整理番号

④公開 昭和62年(1987)10月26日

G 01 R 31/28

R - 7807 - 2G

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称 パルス出力装置

> ②特 昭61-87492

23出 昭61(1986)4月16日

⑫発 明 者 澄夫 斉 藤 東京都港区南麻布5丁目10番27号 アンリツ株式会社内

東京都港区南麻布5丁目10番27号 创出 アンリッ株式会社

沙代 理 弁理士 鈴江 外2名 武彦 人

1. 発明の名称

パルス出力装置

2. 特許請求の範囲

飽和時に多数キャリアの苦積効果の無いスイッ チング素子をソース接地形として構成したソース 接地形論理回路と、

外部から入力されるオフセット制御信号に広め して前記ソース接地形論理回路のドレイン選圧を 決定してオフセット電圧を制御するオフセット制 如手段と、

外部から入力される振幅制御信号と前記オフセ ット制御信号とを加算し、この加算出力信号を用 定し、該ソース接地形論理回路の出力振幅を可変 る装置が必要となってくる。 する振趨耕御手段と、

前記加奪出力係号を受領して前記ソース接地形 論理回路のゲートバイアスを常に最適な値に設定 するトラッキング手段と

を具備したことを特徴とするパルス出力装置。 ために、前記試験用信号のパルス振幅およびオフ

#### 3.発明の詳細な説明

(産業上の利用分野)

本発明は、バルス出力装置に係わり、特に高周 波領域においても出力振幅およびオフセット電圧 の変化幅を大きく可変できるパルス出力装置に関 する。

(従来の技術)

近年、PCM(パルス符号変調)通信における データ情報量のG(ギガ)ピット化、G a A S を 用いた論理集積回路、超高速電込み放出し可能な RAM(ランダム・アクセス・メモリ)等の研究 開発が進められている。このような超高速により デジタル動作する半導体素子又は装置の動作試験 いて前記ソース接地形論理回路のソース環圧を現 をするためにパルス波形状の試験用信号を出力す

> この試験用信号は周波数及びデータの種類を種 々に変化できることは勿論のこと、被試験物とし ての半沸体素子又はこれ等を相込んだ装置の入力 **抵帽およびスレッショルド電圧の余裕度を調べる**

セット電圧が任意に可変できることが必要不可欠 である。

では、このようなはは、100mmには、100mmにはは、100mmにはは、100mmには

このように隣成されたパルス出力装置において、 出力端子7から出力される出力パルス信号の振幅 は、入力端子8から入力される振幅制御信号にて

トランジスタ1a,1bの導通時のコレクタ・エミッタ間電圧Vc(FETの場合にはドレイン・ソース 間電圧Vp)が低くなる。一般に、トランジスタの高周波領域における利得および位相をクランジション周波数で、は前記では、からでは、大きの指現、出力パルス信号の振幅を大きくなり、水形特性が劣化する関頭が生じる。

また、出力パルス信号の振幅を一定に保っていまったがいる。 では、カーででは、カーのでは、カ 関節される定電流回路3により定まるエミッタ電流値「(5)とトランジスタ1bの負荷抵抗4bの抵抗4bの抵抗化・との積(一度R4)により決定される。したがって、振幅制御信号を変化させることにより、所望の振幅値を得ることができる。

また、オフセット制御回路5は入力増子9から入力されるオフセット制御信号に対応した印かりた印がある出力がある出力がある出力がある出力がある出力がある出力が開発を設めて、前記オフセットを目により所望のオフセット電圧を得ることができる。

しかしながら、第4回に示す差動論理回路2で 構成されたパルス出力装置においては次のような 問題がある。すなわち、出力パルス信号のオフセット電圧を一定に保ったまま振幅のみを大きな変 える場合、振幅制御信号の電圧を大きくし定弦 回路3によりエミッタ電流値「Eを大きくなると、 要があるが、エミッタ電流値「Eが大きくなると、

低下するので、リンギング現象は発生しなくなるが、立上り/立下がり時間が長くなる問題がある。

このように出力パルス信号の振幅又はオフセット電圧を変化させると、トランジスタ1a.1bのトランジション周波散イィが変化するため、立上り時間/立下がり時間およびリンギング現象等が出力パルス信号のパルス周期に対して問題となるような高周波領域においては使用できない欠点があった。

さらに、差動論理回路を構成するトランジスタ 1 a. 1 b としてG a A s F E T を使用した場合、F E T のドレイン・ソース間の定格電圧は一般のシリコン・トランジスタのコレクタ・エミッタのの定格電圧に比例して低くなるために、出からのではいるオフセット電圧の可変範囲を広くとれない問題がある。

そこで、以上のような問題を解決するために、 従来、第5図に示すようなパルス出力装置が提案 されている。すなわち、差動論理回路12のトラ ンジスタ110のコレクタは可変減衰器14の入

このようなパルス出力装置において、定電流回路13の出力を調整して差動論理回路12から出力がルス信号の仮幅を最大値における。そして、可変減費314にてその仮幅を交流させた機、減費された出力パルス信号のうちへ達させた機、減費された出力パルス信号のうちへ達させた機、減費された出力パルス信号のうちへ達させた機、減費された出力がよるを介して出力を介してよりを記載分をインダクタンス17aを介してま

#### (発明が解決しようとする問題点)

しかしながら、第5図に示すような構成のパル ス出力發習においては、未だ解消しなければなら ない次のような問題がある。すなわち、差動論型 回路12から出力される出力パルスを減衰させる ための可変減衰器14は周波散特性等を考慮して 減衰度を段階的に変化させる構造になっているの で、減負度を連続的に変化させることが困難であ る。なお、減衰度の変化段階数を多く設定すれば 上記問題は解消されるが、それだけ可変減衰器 14の設備費が上昇する。また、可変減衰器14 から出力されるバルス億号の直流成分を分館する インダクタンス178とオフセット制御回路18 の出力信号を交流成分に合成するインダクタンス 170とは低域通過周波数に限度があり、低域周 政政成分を含んだ信号を完全に伝送できないため に、出力増子16の出力パルス信号波形にサグが 発生する懸念がある。

また、スイッチング動作を行わせる基本回路として、差動論理回路12を使用しているが、その

しかも、差動論理回路12から出力されるパルス信号の波形・振幅・オフセット電圧は常に一定であるので、可変減衰器14以降の回路の振幅・位相等の伝送特性がほぼ平坦な問波数特性を維持する限り、前述の立上り/立下がり時間等の特性は出力パルス信号の振幅変化及びオフセット電圧変化に影響されることはない。

スイッチング素子の数が多くなり、高速度スイッチング動作が不向きとなる。また、差動論理回路 12は導通開業子の帰還量が大きくなり、微少な浮遊容量であっても回路的に不安定な状態となり、その不安定性が原因となってリンギング現象が発生する。

本発明は以上のような実情に基づいてなされたもので、直流から高周波領域までの広い周波数帯域にわたって出力パルス信号の遊船及びオフセット電圧を、入力パルス信号の波形を劣化させずに大幅に可変し得るパルス出力装置を提供することを目的とする。

### 〔問題点を解決するための手段〕

本発明によるパルス出力装置によれば、飽和時に多数キャリアの番種効果の無いスイッチンが発音をソース接地形として構成したソース接地形象理回路と、外部から入力される場面のドレインでは、から入力される場合が

信号と前記オフセット制御信号とを加算し、この加算出力信号を用いて前記ソース接地理問題の出のの出てを規定して、該接地理問題の出力を規定がある。 のソース電圧を規定制御手段と、前記の力に のとのでは、 ののでは、 ののでは、 ののでは、 のののでは、 のののでは、 のののでする。 のののでは、 のののでする。 のののでする。 のののでする。 のののでする。 のののでする。 のののでする。 ののできまする。 ののできまする。 ののできまする。

#### (作用)

題にはオフセット制御手段24および出力増子 25が接続され、ソース側には最幅制御手段26 が接続されている。

前記オフセット制御手段24は外部から入りつけるオフセット制御信号のドレイン電圧を決定しまり、 のおりに応じてを決定しまり、 のおりに応じてを決定しまり、 のオフセット電圧をするものであって、その具体的構成は、外部の分からない。 のはは号のドロが入りされる端子24aとこの端子24aからのオフセット制御の子24aとこの 端子24aからのオフセット間号のドロを けて直流を可変する定律させるためのインク クタンス24cとによって構成されている。

前記版幅制即手段26は、最幅制即借号AMCとオフセット制御信号OFCとを加算し、この加算出力信号に基づいて前記ソース接地形論理回路21のソース電圧を規定し、該論理回路21の出力パルス信号の振幅を可変するものであって、具体的には外部から振幅制即信号AMCが入力される備子26aと、この端子24aからのオフセッ

#### (実施例)

以下、本発明の一実施例について第1回を参照して説明する。同図において21は飽和時に多数キャリアの蓄積効果の無いFET21aを用いたソース接地形偽理回路であって、このFET21aとインチング第子としての機能を有し、かつソース側がコンデンサ21bを介して接地されている。このFET21aのゲート側には入力増テング手段23を通って入力され、一方、ドレイン

ト制即信号OFCと娘子26aからの最幅制即信号AMCとを加算する電圧加算部26bと、例えば増幅度「1」に設定された増幅器26cとにより構成されている。

前記トラッキング手段23は、前記電圧加算部 26bから出力される加賀出力信号に応じてソー ス接地形論理回路21のゲートバイアスをシフト し、常に展過なゲートバイアス電圧を維持する様 に動作する機能を持っている。すなわち、トラッ キング手段23は、入力信号がFET21aのゲ ートに直接加わった場合にロジックレベル差を生 じ、かつ、振幅制御信号AMC等によってFET 21aのゲート・ソース間電圧が変化するので、 これらの点に着目してFET21aの動作の安定 化を確保するために設けられたものである。具体 的には、抵抗23aおよび23bに流れる電流と 低抗23aとの様で与えられるレベルシフト電圧 を得るバイアスシフト回路と、前記加算出力低身 の変化に追従させて前記パイアスシフト回路へ流 入すべき電流を制御し、FET21aの風遊ゲー

### 特開昭62-245167 (5)

トパイアスを得る期幅器23cと、高周波信号成 分をパイアスするパイアス系子23dとで構成さ れている。

27は入力負荷抵抗、28は出力負荷抵抗であ る。

次に、以上のように構成された装置の動作を説 明する。今、説明の便宜上、例えばオフセット制 物信号OFCの電圧が罪Vの場合について述べる。 オフセット制御信号OFCが零Vの場合、定電流 源24bから流出する直流定電流はOmAとなる。 この状態において出力増子25から2Vの振幅を 有する出力パルス信号を得る場合、振暢制御信号 AMCとしては-2Vの電圧を端子26aに供給 する。

そうすると、オフセット制御倡号電圧が築Vで あるので、電圧加算部260からは提幅制御信号 AMCと等価な電圧の加算出力信号が取り出され、 増幅器26cおよびトラッキング手段23の増幅 器 2 3 C に供給される。このとき、一方の増幅器 26cは増幅本「1」に設定され、よって振幅初

Sout を得ることができる。

次に、振幅1Vの出力パルス信号を得る場合、 端子26aに-1Vの振幅初御信号AMCを供給 する。これによりFET21aのソース電位が - 1 V となり、FET21aのオン・オフ助作に よって1Vの振幅を有する出力パルス信号が得ら れる。この時、増幅器23cの出力は振幅制御信 **号AMCに応じて変化するので、所定のバイアス** 電圧だけシフトし、FET21aのゲートに最適 ゲートバイアス電圧が与えられる。

出力パルス信号の返幅が1Vの時、端子24a に1Vのオフセット別遊信号OFCを供給すると、 この電圧が定電旋源240により電流変換され、 ィンダクタンス24cを介して出力負荷抵抗28 に電流が流れる。このとき、出力負荷抵抗28が 例えば50Ωであれば、1∨のオフセット制御信 **身OFCに対し20mAの割合となる。この電流** により出力負荷抵抗28にオフセット電圧が生じ るが、このときオフセット制御銭号OFCにより

- 卸信号電圧がFET21aのソース電圧として決 定され、また他方の増幅器23はFET21aの 最適ゲートバイアスとなる様なシフト電圧Vsを 得るための電流を流出するための増幅率kに設定 されている。この結果、FET21aのスイッチ ング動作により出力端子25には繋Vを基準にし て~2Vの振幅を持った出力パルス信号が得られ る。仮に、FET21aの飽和オン電圧Vェが 2Vに対して無視できない昼であれば、増幅器 26cにVrだけのオフセットを加え、その出力 が2V+Vrになる様にしておけばよい。

- 従って、例えば入力端子22に第2図に示すよ うな入力信号Sinが入力された時、増幅器23c を所定の増幅率kに設定しておけは、振幅制御信 **呂AMCひいては加算出力信号によって所定の電** 洗がバイアスシフト回路に洗入され、この結果、 図示する様なシフト電圧Vgだけシフトされ、 FET21aの飽和オン電圧Vrと電源電圧Vo との中間電圧が最適バイアス電圧として FET21aのゲートに与えられ、よって、出力

備子25から第2因に示すような出力パルス信号 FET21aのソース電位に補正を加える。この 振幅1Vの時には振幅制御信号として - 1Vが加 わっており、これとオフセット制即信号OFCの 電圧が電圧加算部26bに入り、ここで加算され てFET21aのソース関電位は署Vとなり、よ って、出力媒子25からはハイレベルとして電源 電圧 Vo により出力負荷抵抗28に生じる電圧で 1Vとなり、ローレベルは零Vとなる。この結果、 直流オフセット電圧が÷1V、張幅が1Vとなる 出力パルス信号が得られる。また、負のオフセッ ト電圧をかける場合、電流方向を逆にすることに より召易に実現できる。

> 次に、第3回は本発明装置の他の実施例を示す 図である。この装置はトラッキング手段23とオ フセット制御手段24とを改良したものである。 トラッキング手段23は、具体的には低抗23e とコンデンサ231とで積分回路を構成して入力 信号Sinの直流平均電圧を取得する直流平均電圧 取得回路と、この直流平均電圧取得回路によって 得られた直波平均電圧をFET21aの簡和電圧

## 特開昭 62-245167 (6)

移行時の電圧変化に応じて増減させる電圧増減回 路239と、バイアス電圧源23hと、前記電圧 増減回路出力とバイアス電圧源23hのバイアス 電圧との加算信号に対し、前記増幅器 2 6 c の出 力な圧を与えてバイアス選圧のシフトを行う電圧 加算部23iと、高周波帯域成分をバイバスする パイパス回路23jとを有し、前記電圧加算部 231の出力をパイパス回路23」を介して FET218のゲートに最適なゲートバイアス包 圧として与える頃成である。また、オフセット切 脚手段24としては、増幅器24dと低抗24e とでオフセット印加回路を構成する様にしたもの である。なお、増幅器24dとして×2の増幅率 とすれば、オフセット電圧の2倍の定電圧が得ら れ、これが抵抗24eと負荷抵抗28により1倍 のオフセットが印加される。

なお、本発明は、上配実施例に限定されずその 要旨を逸脱しない範囲で種々変形して実施できる。 (発明の効果)

22…入力端子、23…トラッキング手段、 230…増幅器、24…オフセット制御手段、 25…出力增子、26…据幅制御手段、266… 难压如算部、26c…增ៅ器。


出版人代理人 弁理士 给江武彦

レベルの如何に拘らす、オフセット制御信息およ び振幅制御信号を与えてスイッチング素子のゲー トに母母パイアス電圧を与えて常にゲート・ソー ス間矯正を一定の保持しつつスイッチング素子を 確実、かつ、安定に動作させることができ、また 直流から高周波帯域にわたって出力パルス信号の 振幅およびオフセット電圧を、入力パルス信号の 波形を劣化させず大幅に可変して出力でき、さら にオフセット電圧とパルス振幅とを互いに影響さ せずに個々に独立させて設定可能なパルス出力装 置を提供できる。


#### 4. 図面の簡単な説明

第1回ないし第2回は本発明に拘るパルス出力 装置の一実施例を説明するために示したもので、 第1図は本発明装置の一実施府としての構成図、 第2回は第1回のトラッキング手段を説明する図、 第3図は本発明装置の他の実施例を示す構成図、 第4回および第5回はそれぞれ従来装置を説明す る構成図である。

以上詳記したように本発明によれば、入力信号 2 1 … ソース接地形論理回路、2 1 a … FET、




第 2 図



 $\widetilde{\mathbb{A}}^{k} \sim$ 

第 1 図



第 3 図

# 特開昭62-245167 (8)

